摘要:本文设计了一种适用于高清晰数字电视（HDTV）接收芯片的全数字正交幅度调制器（QAM）的均衡器。该均衡器由前馈滤波器、误差判别电路和系数更新电路以及后馈滤波器构成。该均衡器采用了常模算法（CMA）和判决导引最小均方算法（DD-LMS）相结合的算法。重点给出了均衡器的VLSI实现、两种算法间切换的依据、步长的选择以及抽头系数的确定。同时在电路上采用了逻辑简化、重编码、电路时分复用等简化和优化方法来实现性能、面积和功耗的折衷。
关键词:正交幅度调制;均衡器;常模算法;判决导引最小均方算法;前馈和后馈滤波器
中图分类号：TN941.3文献标识码：A
1引言
随着数字通信技术和超大规模集成电路技术的迅速发展，数字电视（HDTV）成为继彩色电视后国际上正在研究推广的新一代电视[1-2]。QAM调制信号因其频谱利用率高和较强的抗误码率，被广泛地应用于通信系统中。实际中不断变化的信道函数会使接收端解调后的基带信号产生码间串扰和I、Q两支路的互扰，这些码间干扰（ISI）是引起传输信号错误的主要原因。而均衡器能够补偿整个系统的幅频和相频特性，在不增加信号能量或增大带宽的条件下，消除码间干扰，降低误码率，提高传输质量。近年来，均衡器广泛采用判决反馈结构（DFE），这种结构比横向、格形结构有更多优势，它的均方误差（MSE）很小，硬件计算量低，系统更易达到稳定。均衡器一般开始工作时采用自适应盲均衡算法估计传输信号的统计特性和概率分布来调整加权系数，当系数达到收敛时转用直接判决模式。
本文设计了一种用于QAM解调芯片中的自适应均衡器，采用判决反馈结构，结合CMA和DD-LMS两种自适应算法实现[3－4]，重点给出了均衡器的VLSI实现，两种算法间切换的依据，步长的选择以及抽头系数的确定，同时在电路上采用了逻辑简化、重编码、电路时分复用等简化和优化方法来实现性能、面积和功耗的折衷。文中最后给出了仿真结果，误码率达到了QAM解调芯片对误码率的要求。
2常用结构和算法
2.1 判决反馈均衡器
判决反馈均衡器（FIR-DFE）是一种非线性结构的均衡器，尤其在对付相对恶劣的信道，它能提供比一般线性均衡器更小的误码率（SER），即DFE用前馈滤波器来抵消前行干扰，同时输出部分均衡信号，而反馈滤波器在接收到QAM符号判决和误差来消除后续干扰；而线性均衡器在减少ISI的同时也放大了噪声，但DFE能在消除ISI的同时不引入噪声增益。如果采用FIR滤波器，则有限个抽头的横向滤波器不能完全消除码间干扰。所以本设计采用了判决反馈均衡器（FIR-DFE）。
自适应均衡器在输入信号的统计特性未知时,或输入信号的统计特性变化时,能调整自己的参数,以满足某种最佳准则的要求。本文采用最小均方误差准则,结合CMA和DD-LMS两种算法实现。
2.2 最小均方算法(LMS)和常模算法（CMA）
LMS算法是一种最简单的自适应算法,因此也是获得最广泛应用的均衡算法.
式中,Ik是在第k个信号传输间隔中发送的信息符号,I是均衡器输出端对该信号的估计值. LMS的系数更新递推公式:
Ck+1=Ck+u×εk×I*k（2）
其中I*k是t=k时刻接收数据的复数共轭信号，u是均衡器的步长。步长的大小决定了均衡器收敛的快慢，步长大可使均衡器较快达到收敛，但会产生大的残留误差；而步长小,均衡器收敛较慢，但产生的残留误差却很小。
判决引导最小均方算法（DD-LMS）是一种最简单的自适应均衡算法，该算法是在LMS算法的基础上将误差信号调整为如下式:
e（k）=eI（k）+jeQ（k）=dk-yk（3）
式中dk是判决信号。
常模算法CMA[5]根据接收信号的统计概率来不断调整均衡器参数，它和DD-LMS算法不同的根本在于误差信号的产生，CMA算法的误差信号为：
3 VLSI结构实现与优化
由于均衡器的电路结构比较庞大，约占总面积的33％,它所占的芯片面积和功耗就成为设计中考虑的重点之一，因此在本文设计的均衡器电路的VLSI实现中广泛采用了逻辑简化、重编码、电路时分复用等简化和优化方法来实现性能、面积和功耗的折衷。
3.1 硬件电路实现
本文提出的QAM接收机中均衡器硬件结构实现如图2所示。
均衡器的输入是来自于解旋过来的信号，首先经过前馈滤波，其输出到累加器（即图1所示的加法单元），然后由判决电路产生相应的量化信号，再到两信号相减电路产生误差信号。此误差值和由CMA算法计算出相应的误差控制信号，这两个信号由QAM状态机控制来进行选择（即选择CMA算法还是DD_LMS算法）。最后由状态机决定系数更新部分所应采用的步长。
在设计中关键电路在于判决的依据的产生。本文所设计的均衡器能支持16～256QAM星座图，因此在电路设计时这一部分电路需由一个QAM状态机来控制。表一表示为256QAM时判决电路设计需遵循的输入和判决电路的输出规律。
3.2 算法的切换
均衡器在工作时,需要在CMA和DD-LMS两种算法间进行转换.当均衡器开始工作时,用CMA来初始化均衡器的加权系数,利用输入信号的统计特性来调整均衡器的加权系数.当均衡器达到稳定时,就用DD-LMS算法实现。算法转换主要由控制电路误差累加电路来决定，当误差在n个周期内的和较大时就用CMA算法，则其会对应一定的更新步长。在设计中CMA步长设置成2-9。当误差累加在n个周期内的和小于一定值时就用DD-LMS算法。DD-LMS算法开始时使用一个大的步长，随后步长会随着抽头系数的收敛而逐步减小，最终达到在稳定操作时的最终值。在设计中，将初始步长设置为2-6，以进一步减小残留误差，随着系数的收敛，步长逐步降低，最后达到域值2-11。
图3所示是盲均衡器算法选择流程图。用何种算法由累计误差来决定。通过多次试验仿真得到两个门限值，上限为0.58172607，下限为0.08221435。
3.3 电路优化
3.3.1 算法级的优化
乘法操作占均衡器的75％以上。所以乘法运算是QAM解调芯片中的主要运算之一，其性能的好坏直接影响解调器的特性。乘法对于任何高级语言都不是问题，但对于硬件设计来说就很困难了，主要逻辑关系复杂，资源使用太多，速度也会降低。对于能够兼容16，32，64，128，256QAM的芯片来说，一个码元最多可以携带8bit的信息。在设计中考虑到设计精度的需要可取数据位为10位，系数位为11位。由于QAM信号是复数形式，所以乘法器的运算不仅仅是简单的乘法操作，而是乘加或乘减操作。所以在设计中，采用改进的Booth重编码算法对数据位进行编码。在结构上采用了华莱士树结构。
对于系数更新部分的处理，设计中为了避免乘法运算，采用量化的方法进一步节省硬件开销，减少芯片面积。具体做法如下：系数更新公式如式（2）所示，其中Ck+1（n）表示本时刻的系数，Ck（n）表示在这之前的系数值，I*k是t=k时刻接收数据的复数共轭信号，u是均衡器的步长。在实际的应用中数据都是二进制的，所以可以采用2的整数次幂的形式。如首先将εk量化成2α的形式，同时步长u也可以量化成2b的形式，则运算u×εk最终可以表示成的2α+b形式。相应的系数更新运算就可以用简单的移位来实现。具体实现如图4所示。
3.3.2 逻辑上的优化
设计的QAM解调器采用28.8MHz的信号进行采样，我国数字电视码元速率目前还没有相应的标准，EuroDOCSIS标准中下行码元速率为6.9652MB/s，国内目前开通的数字电视频道很多采用了6.875 MB/s的模式。所以在一个时钟周期内可以处理3倍码元速率，如图5所示，通过三选一MUX可以分时输出三次数据到乘法单元。将乘法部分的硬件开销减少了三分之二。
3.3.3 抽头系数的确定
对于数字滤波器来说抽头数不同会影响电路的整体滤波性能。图6是前馈滤波器在抽头数不同的情况下在Matlab里仿真图，从图a可以看出当抽头数为5时的误码率明显低于抽头为7时的误码率，图b中抽头为7和9的误码率近似相同，从电路尽量简化设计的角度考虑，在电路的VLSI实现前馈滤波器的抽头定为7。后馈滤波器抽头数的确定与前馈滤波器的方法相同。
4仿真实验
在衡量均衡器的性能及效果的时候，误码性能以及相关的信噪比是考虑的重点。解调芯片性能指标[6]，[7]，要求自适应均衡器中判决电路输出端的误码率为10－3～10－4。图a为均衡后的星座图，图b为误码率和信噪比的关系图。从图中可以看出设计的均衡器可以很好地满足对误码率的要求。
5结论
论文设计了一种用于QAM解调芯片中的自适应均衡器，采用判决反馈结构，结合CMA和DD-LMS两种自适应算法实现[3－4]。重点给出了均衡器的VLSI实现，两种算法间切换的依据，步长的选择以及抽头系数的确定，同时在电路上采用了逻辑简化、重编码、电路时分复用等简化和优化方法来实现性能、面积和功耗的折衷。文中最后给出了仿真结果，误码率达到了QAM解调芯片对误码率的要求，即前向纠错前（FEC）要求均衡模块的误码率（SER）≤10－4。本文设计的电路，已应用于在研项目QAM数字电视解调芯片中。
参考文献
1. 徐孟侠，“数字电视的进展以及对中国发展数字电视的建议”，《电视技术》2001年第4期。
2. Daekyo Shin; Ki Hyuk Park; Sunwoo, M.H.; A 64/256 QAM receiver chip for high-speed
communications. ASIC/SOC Conference, 2000. Proceedings. 13th Annual IEEE International 13-16 Sept. 2000 Page(s):214 - 218
（下转第60页）
3. Tomas J Endres，Samir N Hulyalkar，Christoper H Strolle，“A decision-directed constant modulus algorithm for high-order source constellations”，IEEE ICASSP’00:3382-3385
4. Shin Daekyo,ParkKi Hyuk, Sunwoo M H. A DFE equalizer ASIC chip using the MMA algorithm. ASIC/SOC Confence, 2000. Proceedings. 13th Annual IEEE International, 13 Sept. 2000, 70～74.
5. Ueda, K.; Ochi, H.; Okello, J.; Itoh, Y.; A high-speed architecture for CMA blind equalizer. Communications, 2002. ICC 2002. IEEE International Conference on Volume 1, 28 April-2 May 2002 Page(s):41-43
6 ITU-T Recommendation: “V.21，V.22，V.22bis，V.23，V.25，V.32，V.32bis，V.42，V.59，V.92”
7沈泊，《高性能宽带QAM调制解调器的VLSI结构设计研究》，复旦大学博士毕业论文
作者简介
王松涛，讲师，2007年硕士毕业于湖南大学电气与信息工程学院，电路与系统专业，现任教于安徽财经大学信息工程学院，主要从事嵌入式系统、移动通信等领域的研究与教学。
注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文
