当前位置:天海范文网 > 教案设计 >

CMOS跨导运放的设计及hspice仿真

时间:2022-04-17 11:38:43 来源:网友投稿

[摘 要] 根据运算放大器的设计要求(增益、相位裕度、增益带宽积、最优指数等),对电路的参数进行调整;工艺库进行参数提取;并用提取的参数进行手工计算分析并与仿真得出的参数进行比较。

[关键词] 跨导运算放大器 折叠式共源共栅 模拟集成电路 hspice仿真

中图分类号:TN402 文献标识码:A

1、引言

随着SOC的迅速发展,采用深亚微米标准CMOS工艺设计制作模拟集成电路已成为当前芯

片设计的一种趋势集成电路工艺技术的发展,使得MOS管的特征尺寸和电源电压不断降低,对于一个运算放大器,一是要求它的输入和输出仍然有大的动态范围,二是要求输出级仍有较强的驱动能力。因此高性能跨导放大器设计变得异常重要。

2、设计指标及电路性能分析

2.1设计指标

VDD=1.8V,使用models.mdl库文件,1:B是指两个管的w/L之比,Ibias=54A,试调整各个管的参数,使该运放的放大倍数AV=>60,而且同时满足增益带宽积GBW>100MHz,相位裕度PM>65oC,并且最优指数>0.422

2.2电路设计

基于设计指标,选择P管做第一级的差分输入对管。并用电流源做偏置电路。CL为负载电容。下图为设计电路。

2.3电路结构性能分析

(1)放大增益

由电路图可知,可以通过调整M1的w/l的比例还有L3跟L4的大小。以及M2 M3的比例B值来得到较高的增益。但在调节的同时,输出极点为主极点,M3,M4的面积的改变会导致主极点的变化,而M2和M3之间的点N2a为第一非主极点,由于面积的改变而导致电容的改变而进一步影响极点,进而影响到相位裕度PM。

的主要因素。由于指标中是对GBW而非fd有明确的要求,所以可以通过调节M1管的尺寸以及流过他的电流来改变GBW的值,但是由于M1尺寸的改变会改变电容而影响到相位裕度PM,而电流的改变将会影响到M3M4的电流,进而影响到增益Av0,故在调解的时候应当权衡周全,通过多次调节,取折中值,以满足设计要求的指标。

(3)相位裕度PM

增加相位裕度方法:

总的相移减至最小,使相位交点往外推;

⑵降低增益,使增益交点往里推。

第一种方法要求:通过适当的设计努力把信号通路中的极点数减至最少,即尽可能的减少电路级数,这种补偿方法是以降低电压增益和限制输出摆幅作为代价。第二中方法是保持低频增益和输出摆幅,但在更低的频率就使增益下降,以达到减小带宽,获得比较高相位裕度的目的。。

在该电路中输出点Nout为主极点,M3,M4的尺寸变化以及电流的变化都会会导致电阻Rout和管的电容的变化而导致主极点的变化,而M2和M3之间的点N2a为第一非主极点,通过改变M2M3的W/L之比,通过使第一非主极点的位置外移,进而可以改变相位裕度。

(4)最优指数FOM

由 。可知,要使FOM的值足够的大,可以通过增大增益带宽积或者是减小总的电流值来改变,关于GBW的影响因素已经在前面分析过,这里我们讨论如何改变总电流来增大FOM。

由于整个电路的电流是由偏执电流源Ibias来控制的,具体来说,是由电路中的电流镜结构来决定的,每一电流镜都有两路分支,在这里,我们可以减小非放大路径的电流来减小总的电流,有电路图可知,只要保证流过M10a的电流不变,这不会影响到电路的指标要求即Av,GBW以及相位裕度PM,而流过M10b的电流,对电路的放大器核心部分没有大的影响,故我们减小Ibias,同时调节M10a和M10b的宽长比,在保证放大核心电路的工作不受影响的基础上减小流过M10b的电流,进而减小总电流Itotal来提高FOM。

3、电路参数设计及仿真结果

3.1电路设计参数如下图所示

推荐访问:仿真 运放 设计 CMOS hspice

版权所有:天海范文网 2010-2024 未经授权禁止复制或建立镜像[天海范文网]所有资源完全免费共享

Powered by 天海范文网 © All Rights Reserved.。鲁ICP备10209932号